일반기술
서브미크론 집적 회로 기술을 위한 완전 평면 다중 레벨 텅스텐 결합
이 발명품은 다중 준위 텅스텐 결합 배열 형성을 위한 순차 공정이다. 이 배열은 이미 평면화된 소자 준위부터 시작되었으며 실리콘 질화와 산화의 변경층으로 증착되었다. 비어홀들은 마스킹에 의해 정의되며 소자 준위에 질화층과 산화층 아래를 통하여 이방적으로 완전하게 에칭된다. 그런 후 금속선을 위한 트렌치들이 정의되고 선택적으로 플라스마 에치된다. 금속선 트렌치와 비어홀들의 산화측벽은 습식 에칭 공정을 이용하여 측면으로 에칭된다. 다결정 실리콘칭은 적합하게 증착된다. 그런 후 텅스텐은 선택적으로 증착되며 측면 증착에 의해 충진되고 비어홀과 트렌치에서 측면으로 성장하게 된다. 이 공정은 텅스텐에 의해 다결정 실리콘을 초과하는 소비를 위한 마지막 어닐링 공정에 의해 완성된다.금속 에치 필요성 제거, 후처리 금속화 유전체 분극 불필요, 텅스텐 금속화는 초고 공정 온도 유지
기술정보
- 기술분류
- 전기·전자 > 집적회로설계 기술 (B63)
- 보유기관
- 특허법인충정
- 기술유형
- 일반기술
- 등록일
- 2001-03-01
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.