일반기술

고주파 집적회로에서 시그널 인테그러티

최근 통신용 회로, 고성능 컴퓨터, 및 각종 전자시스템이 고도화됨에 따라 이들 시스템에서 신호의 지연 및 왜곡등이 설계상 심각한 병목현상으로 대두되었다. 실상 이들에 관한 본질적인 문제는 반도체소자 및 전송로상에서의 마이크로웨이브 현상에 기인하며 본연구실에서는 이들에 관련한 연구를 수행하고 있다. 따라서 본 포스터에서는 고밀도 고속 VLSI 회로 및 전자 패키징에서의 전기신호의 왜곡에 기인한 시그널 인테그러티 해석 및 이들 전기신호 노이즈 모델링에 대하여 계시하며 이들을 실험적으로 고찰하기 위한 고주파 측정 방법 및 모델링에 대하여 소개한다. 더불어 이들 부분회로에 대한 실험적 특성 분석 및 모델링을 이용한 MCM (Multi-Chip Module) 설계용 툴개발에 관한 내용도 계시한다. 특히 고주파 회로에서의 IC 인터컨넥트 및 트랜스미션 라인의 S-파라미터 측정 및 TDR/TDT 측정을 위한 테스트 패턴 설계 및 이들에 관한 특성 분석 방법에 대하여 도식적으로 기술하며 본 연구실에서 수행하고 있는 시그널 인테그러티 문제와 관련하여 IC 내에서 신호의 지연 및 크로스톡 모델링에 관한 측정 데이터 및 모델링을 예시하고 전자 패키징에 관련하여서는 동시스위칭에 관련한 패키징 노이즈 즉 칩내의 파워선 혹은 그라운드선과 같은 기준 전위의 변형에관한 시뮬레이션 결과를 예시한다.