일반기술

전계 프로그램 가능 논리 장치를 위한 새로운 구조

프로그램 가능 논리 장치 (PLD)는 복잡한 논리 기능을 실행하기 위해 프로그램될 수 있는 집적 회로이다. 그것은 AND 회로와 OR회로의 배열로 구성되어 있다. 마스크-프로그램 가능 논리 장치는 장치의 제조과정에서 프로그램 되어진다. 반대로, 전계-프로그램 가능 논리 장치는 프로그램 되지 않은 상태로 제조되고, 고성능 실행 장비에 삽입되어 원하는 기능을 실행하기 위하여 사용자에 의해 “전계상태”에서 프로그램 되어진다. FPLD의 가장 큰 잇점은 빠르고 값싼 집적 회로 원기 (prototype)의 개발이 가능하고, 다른 디자인을 설계하기 위해 다시 프로그램할 수 있다는 점이다. 본 연구진은 더 우수한 순서적인 성취와 시간적 실행과정을 예측할 수 있는 설비가 장착된FPLD의 향상된 구조를 개발하였다. 본 기술에서는 연출된 논리 수준에서 활동적으로 변화하는 논리 핵심에 접근하기 위하여 활동적인 상호연결을 이용하였다. 이러한 구조의 핵심적 원리는 입력 회로의 겉보기 실행 때문에 가능한, 실리콘 자원의 시간 공유 개념에 기초하고 있다. 또한, 본 기술은 활동적인 논리 모듈의 배열을 포함하는 활동적인 논리 핵심을 포함한다. 활동적 논리 핵심은 활동적인 상호연결의 배열로 이루어져있다. 활동적인 논리 핵심과 활동적인 상호연결 배열사이에 공유영역의 경계가 생겨난다. 그리고, 버퍼 배열은 활동적인 핵심의 선택된 논리 수준을 우회하기 위하여 사용된다. 즉, 다중 입력에 대해 시간 지연을 통해 순차적 실행을 하는 기능을 수행한다. 한편, 본 기술은 쉽고 정확하게 예측될 수 있는 시간적 수행을 제공하고, 회로의 실행과정을 매우 간소화할 수 있다. 아울러, 공간적으로 소형의 전계-프로그램 가능 논리 장치를 제조할 수 있다. 활동적인 논리 핵심에 논리 입력은 활동적인 상호연결 배열로 수행된다. 주어진 논리 수준을 위한 적당한 논리 입력들은 활동적인 상호연결 배열에 의해 선택되어지고, 순서화 된다. 필요에 따라, 신호들은 활동적인 상호연결 배열에 의해 대기 상태로 된다.빠르고 값싼 집적 회로 개발 가능예측되는 실행과정버퍼의 내장으로 시간 공유 실행이 가능