일반기술

캐퍼시터가 없는 실리콘 위의 절연체 DRAM 장치

본 기술은 큰 해독 (READ) 전류와 간단한 제조 과정을 갖는, 실리콘의 절연체 (SOI) 기질 위에 캐퍼시터가 없는 DRAM (CDRAM) 셀에 관한 기술 개발이다. CDRAM의 크기는 캐퍼시터가 없는 단 하나의 트랜지스터이기 때문에 초고밀도 메모리 응용에 매우 적합하다. SOI 기질을 이용함으로써 CDRAM 셀을 만드는 것이 가능할 뿐만 아니라, 그것의 제조 과정을 매우 단순하게 할 수 있다. CDRAM은 활동 문턱과 유사한 동작 개념을 도입하고 있다. 따라서, 커다란 캐퍼시터가 불필요하다. 그러나, 정밀하게 조절된 주입에 의해 형성된 전하가 저장되는, 예전의 제안된 활동 문턱 셀들과는 다르게, CDRAM에서는 전하가 문턱 전압을 조절하기 위하여 박막 실리콘 필름에 저장되어진다. CDRAM 셀에서 전하 해독의 양은 보통의 DRAM 셀에서의 해독량을 초과한다. 한편, CDRAM 프로세스는 기존에 사용되고 있는 일반적인 SOI CMOS 프로세스 그리고 완전히 보상적인 SOI BiCMOS 프로세스를 대체하기에 적합하고, 미래형 SOI VLSI 회로에 대체될 만한 우수한 기술이다. 본 기술은 큰 해독 전류, 알파-입자에 의해 유도된 단일-규칙적 혼란 그리고 단순한 제조 과정을 거치는 특성을 갖는 SOI 기질을 바탕으로 개발되었다. 특히, 본 기술을 사용함에 따라 다양한 기능을 얻기 위한 장치 개발에서 발생하는 많은 문제점을 해결할 뿐만 아니라 제조 과정을 매우 단순화 할 수 있다. 본 기술의 CDRAM에서, 전하는 실리콘 절연체 기질에 있는 박막 실리콘 필름의 앞 표면에 저장된다. 저장된 전하는 해독 트랜지스터의 기능 (예, MODFET의 문턱 전압)을 조절한다.캐퍼시터를 사용하지 않음에 따라 실리콘 면적 확대 가능캐퍼시터를 사용하지 않음에 따라 더 적은 면적에서 실행 가능한 장치 개발 가능여러가지 반도체 기술에 적용 가능단일 트랜지스터를 사용함에 따라 생산단가의 저하