일반기술
이벤트 반응형 활동성 논리 회로
전통적인 CMOS 정지 논리 회로는 높은 안정성 때문에 현재의 IC 회로 설계에 많이 사용되고 있다. 한편, 다양한 형태의 활동성 논리 회로는 게이트 부하 캐패시턴스를 최소화하고 회로 동작을 제어하기 위하여 클럭을 사용하므로써 이와 같은 회로의 속도를 향상시키고자 하였다. 게이트 부하 캐패시턴스를 줄임으로써, 활동성 논리 회로는 CMOS 정지 논리 회로에 비해 30%이상 속도를 높일 수 있다. 그러나, 클럭은 여러가지 입력 조합에 대해 어떤 회로의 동작없이 불필요하게 전력 소비를 일으키게 된다. 본 기술은 활동성과 플립 플롭 구조를 동시에 가지고 있어 불필요한 회로와 전력 소비를 막을 수 있는 특별한 이벤트 반응형 활동성 논리 회로를 개발한 기술이다. 본 기술은 집적 회로의 설계에 응용할 수 있는 특성을 가지고 있다.- 전력 소비를 줄임- 정지 논리 회로에 비해 처리 속도 향상- 활동성과 플립 플롭의 동시 구조
기술정보
- 기술분류
- 전기·전자 > 반도체 재료 (B63)
- 보유기관
- 대일기업평가원
- 기술유형
- 일반기술
- 등록일
- 2003-01-27
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.