일반기술

32X32 초고속 초저전력 MAC설계

본 발명은 MAC에 사용된 고성능 32☓32 Multiplier설계 방법으로 Modified Booth Algorithm을 이용하여 설계하였다. 대표적으로 3가지가 있는데 이번 아남(0.25um)과 현대 공정(0.6um)을 이용한 Multiplier는 Latch나 DFF, Adder등은 많은 Block들은 저전력과 초고속을 위하여 TGL(Transmission Gate Logic)을 사용하였다. 이 고성능 MAC은 최근 멀티미디어 통신회로에서 많이 사용되고 있으며 연산에 필수적이다.매우 고속이면서 정교한 연산기능을 가진 120-핀 MAC이다. 이 Chip은 Radix-4알고리듬을 이용한 Booth Encoder, Multiplexor와 3개 병렬 8-bit CSA(Carry Select Adder)로 된 32-bit CSA를 포함한다. n(bit) X n(bit) 연산에서 n/2(radix-4) 또는 n/3(radix-8)번의 덧셈만을 요구한다. 연산에서 X와 Y중 하나 또는 둘 다 2‘s complement일 때도 성립한다. X가 2‘s complement일 경우에도 덧셈, 뺄셈은 unsigned경우와 같은 adder를 사용한다. Y가 2‘s complement일 경우에도 Y의 MSB가 1일 때(sign bit)는 Modified Booth`s Algorithm에서는 반드시 뺄셈을 하는 고속 연산 기능을 하여 RISC/DSP코어 직접적으로 사용되어 차후 멀티미디어 응용 시스템인 MPEG이나 ADSL에 사용될 수 있다.