일반기술

지령급 평형 및 최적화 컴플러 기술

지령급 평형 및 최적화 컴플러기술은 중국의 국가 첨단기술 연구발전계획(863계획) 프로젝트로서 정보기술 분야의 지능컴퓨터 과제에 속한다. 지령급 평형 및 최적화 컴플러 기술은 현재 국제상의 핫 연구과제로 되었고 차세대 주도제품 프로세서에서 이용하게 될 신 기술이다. 현재 프로세서의 연산속도를 높이는 방법은 주로 작업 메인 주파수를 제고하는 것을 통해 이루어지나 이에 따른 잠재력은 이미 갈수록 적어지고 있다. 따라서 소프트웨어 플라우 기술 및 VLIW체계구조를 이용해 프로그램별 지령급 parallelism를 개발하는 것은 이미 프로세서의 연산속도를 제고할 수 있는 일종 주요 기술 툴로 부상되고 있다.소프트웨어 흐름법 및 데이터 관련성 분석 알고리즘을 핵심 알고리즘으로 하여 설계한 최적화 컴플러 및 VLIW체계구조는 하드웨어 자원이 충분한 조건에서 매개 클락은 한 개 내부 loop body를 부팅 가능하다. 내부의 loop이 전반 프로그램 실행과정에서 절대부분의 프로세서의 시간을 점하므로 신 알고리즘 기능의 실행은 프로그램별 지령급 parallelism을 충분하게 개발할 수 있으며 프로그램의 실행시간을 단축시킬 수 있다. 메인 주파수가 60MHz(테스트 칩) 일 때, 새로 설계한, VLIW체계구조를 이용한 멀티 프로세서의 floating point 연산 피크치 속도는 1080MGLOPS에 달하고 지령급 조작의 피크치 속도는 3240MIPS에 달한다. 만약 레지스터(register) 사이의 데이터 전송조작을 추가할 경우 피크치 속도는 19980MIPS에 달한다. 동일한 규모하의 기타 평형체계 구조에 반해 그의 성능 및 성능가격은 5배 이상에 달한다.