일반기술
저전력 부스-암호 캐리-세이브 배열 배율기
디지털 시그널 프로세싱 (DSP)의 응용을 위한 배율기는 많은 부산물을 줄일 수 있기 때문에 이미 잘 알려진 것처럼 변형된 부스-암호 알고리즘을 많이 사용하고 있다. 상호연결부분의 과다한 전력 소비가 마이크로 단위의 디자인을 어렵게 만들기 때문에, 규칙적인 캐리-세이브 배열 구조는 부산물 축소를 위한 좋은 기술이라고 할 수 있다. 본 기술은 전력 소비를 줄이면서도 기존 캐리-세이브 배열의 모든 이점을 그대로 가지고 있는 “재조직된” 그리고 규칙적인 부산물 첨가 구조를 가지고 있는 새로운 기술이다. 본 기술은 디지털 시그널 프로세싱 응용을 위한 디지털 집적 회로의 디자인에 유용한 기술이다.전력 소비를 줄임. 외부 회로를 필요로하지 않음. 캐리-세이브의 규칙적인 배열
기술정보
- 기술분류
- 전기·전자 > 반도체 재료 (B63)
- 보유기관
- 대일기업평가원
- 기술유형
- 일반기술
- 등록일
- 2003-06-16
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.