일반기술
다층 금속배선 구조의 반도체 집적회로 제조방법
- 본 기술은 반도체 집적회로의 제조방법에 관한 것임- 본 기술은 금속배선공정에서 금속 배선층 간의 절연물질의 유전상수를 최소화하여 저항(R)과 축전용량(C)의 곱(RC)으로 표현되는 지연시간(delay)을 감소시킴- 본 기술에서의 금속 배선층간 절연물질은 진공으로 하거나 공기 또는 불활성 기체를 이용하므로 이 경우 상대유전상수는 자연에서 존재하는 최소 값인 1.0 또는 이에 근접한 값을 갖게 됨- 본 기술에선 금속 배선층 사이에 바나듐 금속을 먼저 형성한 다음에 과산화수소(H2O2)를 이용하여 바나듐 금속을 용해하여 제거하는 단계를 거치게 됨- 배선 층간의 상대유전상수가 1.0으로 최소화됨- 집적회로의 정보전달 속도와 잡음마진이 크게 향상됨- 제작 과정에 어려움이 없음- 과산화수소와 수증기를 이용한 공정은 다른 재료를 이용한 경우보다 용이하며 집적회로 내의 주변물질과 반응을 일으키지 않아 보다 신뢰성 있는 방법임
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 대일기업평가원
- 기술유형
- 일반기술
- 등록일
- 2003-06-30
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.