일반기술

범위 선택 원자층 증착을 위한 표면 조절

반도체, 부도체, 금속 물질 등에서 원자층을 증착하는 방법을 제공한다. 증착은 증착율의 정밀한 조정과 프로세스 동안의 공간 선택력을 첨가하기 위한 표면 수정을 통한 conformality와 함께 이루어진다. 다결정, 무정형, 애피텍셜 1nm 정도의 박막 증착에 사용될 수 있다. 평면 MOS 장치들을 구축하는 데에 이용될 수 있는 새로운 방법을 제공한다. 선택적 ALD는 나노미터-스케일 seeds 준비를 위한 효과적인 방법이 될 수 있다. 이것은 자기 매체의 수반 핵형성 또는 IC 칩의 새로운 박막 트랜지스터 구조의 낮은 온도의 증착을 위한 것이다. 이 발명은 표준 가공 과정에서 사용되는 많은 리소그래피, 에칭, 클리닝 단계의 필요를 제거한다.- 선택적 처리 단계를 단축 - 공간 유형 박막의 자기 정렬 증착법 - Inm 이하의 박막을 위한 비평면 표면의 완전 conformality 박막 증착법- 리소그래피, 에칭 그리고 클리닝 단계의 필요를 제거·반도체, 부도체, 그리고 금속 물질 등에서 원자층을 증착하는 방법 제공