일반기술
1차원 이산 웨이브렛 변환을 위한 초고밀도 집적회로 구조
본 발명은 1차원 이산 웨이브렛 변환을 위한 VLSI 구조에 관한 것으로서, 필터 계수값을 저장하고 있으면서 입력값과 저장된 계수값을 곱하여 출력하는 2개의 프로세싱 엘리먼트 및 덧셈기 및 지연기로 구성되어 1차원 이산 웨이브렛 출력 결과의 저주파 출력(Vn)과 1차원 웨이브렛 출력 결과의 고주파 출력(Un)을 한 클럭씩 번갈아가면서 출력하는 덧셈 및 지연부를 포함하는 것에 관한 것이다.본 발명에 의한 이상 웨이브렛 변환을 위한 VLSI 구조는 프로세싱엘리먼트의 수에서는 종래의 구조와 비슷하지만, 종래 구조들은 모두 제어부, 메모리 또는 라우팅 네트워크가 필요하다. 이에 비하여 본 발명에 의한 구조에서는 추가되는 하드웨어가 필요없고, 소요 시간과 출력 생성 주기면에서 종래의 구조에 비하여 우수한 성능을 나타낸다.
기술정보
- 기술분류
- 정보 > 컴퓨터 주변기기
- 보유기관
- 서강대학교
- 기술유형
- 일반기술
- 등록일
- 2003-07-23
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.