일반기술

프로그래머블 프로세서에서 고속 에프에프티 연산을 위한 에프에프티 연산 방법 및 그 연산을 실행하기 위한 에프에프티 연산회로

본 기술은 고속 유무선 통신용 표준들에서 많이 사용되고 있는 알고리즘 중 하나인 FFT(Fast Fourier Transform)에 관한 것으로, 특히 좁은 주파수 대역에서 고속의 데이터 전송을 위해 사용되고 있는 DMT(Discrete Multi-Tone), OFDM(Orthogonal Frequency Division Multiplexing) 등의 통신방식의 통신표준에 대한 유연성(flexibility) 부재, 하드웨어 비용 및 개발비용 상승, 개발기간 장기화, 고전력 소모 등의 문제점을 해결하기 위해 고속 유무선 통신기술의 핵심 알고리즘인 큰 연산점을 갖는 고속의 FFT 연산을 프로그래머블 프로세서 칩에서 수행 가능하도록 하는 FFT 연산방법 및 그 방법을 실행하기 위한 FFT 연산회로를 제공하는 것이다.프로그래머블 프로세서 칩에서 FFT 연산을 실행하기 위한 방법에 있어서, 6개의 입력데이터를 각각 3개씩 두 개의 그룹으로 분류하는 단계와; 상기 두 개의 그룹 중 각각 두 개의 입력 데이터를 선택하여 각각의 덧셈기에서 덧셈을 수행하도록 하는 단계와; 상기 각각의 덧셈기에서 상기 두 개의 입력 데이터의 덧셈 결과값을 각각의 곱셈기와 하나의 덧셈기로 출력하는 단계와; 상기 덧셈 결과값을 입력받은 각각의 곱셈기에서 최초 분류되어 선택되지 않은 입력값과 곱셈을 수행하여 출력하는 단계와; 상기 덧셈 결과값을 입력받은 하나의 덧셈기에서 상기 최초 입력된 두 개의 입력 데이터의 덧셈 결과값을 다시 더하여 출력하는 단계와; 상기 결과값들을 레지스터 파일이나 메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 FFT 연산방법.