일반기술

FALC 공정을 이용한 poly-Si TFT-LCD array 기판 제조 방법

본 발명은 비정질 실리콘 TFT-LCD array 기판에 소스와 연결되어 있는 데이터 라인과 드레인과 연결 되어 있는 ITO 공통 전극을 통해 전압을 인가하면서 열처리를 하는 전계 유도 방향성 결정화를 통한 다결정 실리콘 TFT-LCD array 제조방법에 관한 것으로, 더욱 상세하게는 현재 양산 중에 있는 비정질 LCD 공정 중에 나노 두께의 금속층이 소스 및 드레인에 선택적으로 증착하는 추가 공정을 도입하여 소스와 연결 되어 있는 데이터 라인과 드레인과 연결 되어 있는 ITO 공통전극 라인을 이용하여 양단에 전기장을 형성시키면서 동시에 열적 어닐링을 수행하여 다결정 실리콘 TFT-LCD array 기판을 제작함으로써, 종래의 다결정 실리콘 박막 제조방법에 비해 비정질 실리콘 TFT-LCD 기술과 친화적이므로 수율이 높아지고 원가가 절감되는 효과를 기대 할 수 있을 것이다. 또한 나노 제어 기술 및 전계인가를 통해 원하는 형태와 크기의 결정질 실리콘을 형성할 수 있고, 또한 공정 시간을 단축하여 양산 공정에 응용 시 기존의 비정질 실리콘 및 금속을 이용한 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현이 가능하도록 하는 다결정 실리콘 TFT-LCD array 기판 제조방법에 관한 것이다.다결정 실리콘막을 형성하기 위해 상용화된 비정질 실리콘 TFT에 공통전극을 통한 전기장을 인가하면서 열처리 시행.【발명이 이루고자 하는 기술적 과제】 본 발명은 한국출원 10-1998-0036208의 개량 발명으로서, 종래의 기술에 대한 문제점을 해결 할 수 있는 비정질 실리콘 TFT를 현재 상용중인 양산 공정에 적용하여 다결정 실리콘 TFT를 제조하고자 한다. 또한, 전계를 인가할 전극을 따로 형성하지 않고 기존 공정뿐만 아니라 양산 공정에 있어 신호배선 설계 및 화소전극과 축적용량 설계 시 소스 및 드레인 영역에 선택적으로 금속 증착 공저을 도입하여 공통으로 묶여있는 데이터 라인 및 투명 전도막인 ITO(indium tin oxide)를 이용하여 (+)와 (-)전압을 인가하여 열처리와 동시에 채널지역을 비정질 실리콘을 측면 결정화 빠르게 진행할 수 있는 방법을 제공하고자 한다. 본 발명은 N형, P형, CMOS형태의 TFT를 제작하기 위하여 효과적으로 사용될 수 있다. 따라서 본 발명은 기존 양산공정에 사용되는 비정질 실리콘 TFT; Top Gate 구조, Bottom Gate 구조뿐만 아니라 어떠한 형태의 TFT 구조에 적용가능함을 제공하고자 한다. 또한 새로운 마스크 설계를 하여 전압을 소스 및 드레인에 직접 인가하는 방식의 TFT 제조에 적용하고자 한다. 한국특허 제232100호 및 출원 10-1998-0036208은 대면적에 적용 시 전계 분포에 의한 고르지 않은 결정화 거동이 초래되는 바, 따라서 본 발명은 종래 방법에 비해 직접접촉의 전계 효과와 열처리를 이용해 보다 나은 원하는 형태와 크기의 결정질 실리콘을 형성하는 효과뿐만 아니라 이로써 제작된 다결정 실리콘 TFT가 다른 결정화 방법보다 높은 전계 효과와 이동도를 가지고 있어 빠른 응답속도와 고해상도의 구현이 가능한 개선된 다결정 실리콘 TFT를 제공하는데 그 목적이 있다.