일반기술

디에스피 프로세서 및 마이크로프로세서의 실시간영상데이터 처리를 위한 연산회로 및 그 연산 방법

본 발명은 DSP(Digital Signal Processor) 및 마이크로 프로세서 상에서 영상 신호처리를 위해 영상 데이터의 DCT(Discrete Cosine Transform)와 같은 벡터 연산 및 움직임 추정 알고리즘에서의 SAD(Sum of Absolute Differences) 값을 효과적으로 연산할 수 있도록 하는 연산 방법 및 그 회로에 관한 것이다. 최근 멀티미디어 데이터의 처리와 통신이 요구되면서 방대한 양의 영상데이터처리를 위해 압축 알고리즘 영역이 큰 비중을 차지하게 되었다. 영상압축의 처리과정은 매우 복잡한 다중 처리과정을 요구하며 실시간 영상처리에 있이서 가장 연산 처리가 많은 과정이다.입력되는 4개의 데이터를 바이트 별로 저장하는 제1레지스터와; 입력되는 또 다른 4개의 데이터를 바이트별로 저장하는 제2레지스터와; 상기 레지스터들에 저장되어 있는 데이터를 바이트 별로 동시에 곱셈을 수행하기 위한 4개의 8 ×8 곱셈기와; 상기 곱셈기의 결과값 데이터의 지연경로를 줄이기 위한 제1 파이프라인 단과; 상기 제1 파이프라인 단을 통과한 상기 곱셈기들의 곱셈 연산값 4개를 두 개씩 덧셈을 수행하기 위한 두 개의 16비트 덧셈기와; 상기 덧셈기의 결과값 데이터의 지연경로를 줄인기 위한 제2파이프라인 단과; 상기 제2파이프라인 단을 통과한 상기 두 개의 덧셈기들의 덧셈 연산값을 다시 한번 덧셈을 수행하기 위한 하나의 32비트 덧셈기와; 상기 32비트 덧셈기의 결과값을 저장하기 위해 덧셈기의 오버플로우를 감안한 40비트 제3레지스터를 포함하는 것을 특징으로 하는 DSP 프로세서 및 마이크로 프로세서에서의 실시간 연산 데이터 처리를 위한 연산회로.