일반기술

전용의 곱셈기 및 나눗셈기가 없는 곱셈 및 나눗셈 연산회로

본 발명은 전용의 곱셈기나 나눗셈기를 사용하지 않고 곱셈과 나눗셈의 연산을 행하는 회로에 관한 것이다. 본 발명은 종래 기술과 마찬가지로 각각이 N비트로 구현되는 젯수와 피승수의 입력을 위한 레지스터와, 상기 레지스터의 출력을 2의 보수화시키는 2의 보수화기와, 상기 레지스터의 출력 또는 2의 보수화기의 출력을 선택적으로 선택하는 선택기를 포함하여 이루어진다. 그러나 본 발명에 따른 연산회로는 종래의 연산회로에서 확인할 수 있는 피승수 또는 젯수를 2배로 확장하는 레지스터는 포함하지 않고 있다. 그러므로 본 발명은 종래 기술처럼 입력단 레지스터와 가산기의 비트수를 입력데이터 비트수의 2배로 늘리지 않아도 되므로, 입력데이터의 비트수와 동일한 비트수의 가산기를 이용하여 곱셈 및 나눗셈을 처리할 수 있으므로 이에 따른 하드웨어의 손실을 막는 것을 특징으로 한다. 이를 위해 또한 본 발명에 따른 연산회로에서는 2N비트의 누산기를 상위의 N비트로 이루어지는 상위누산기와 하위의 N비트로 이루어지는 하위누산기로 구분하여 제어하도록 하여 가산기가 2N비트의 연산동작을 행하지 않고 N비트의 연산동작을 수행할 수 있도록 한다. 따라서 본 발명은 기존의 구조에 비해 매우 적은 하드웨어로 동일한 성능의 곱셈 및 나눗셈 연산을 행하는 회로를 구현할 수 있다. 곱셈연산을 위한 회로에 있어서, N비트의 피승수를 입력하기 위한 레지스터와, 상기 레지스터의 출력을 2의 보수화시키는 보수화기와, 연산의 초기에 N비트의 초기값을 저장하고 있으며 입력을 바로 시프트시켜 저장할 수 있는 상위누산기와 N비트의 승수를 저장하고 있으며 시프트기능을 갖는 하위누산기를 포함하는 누산기와, 상기 레지스터의 출력 또는 상기 보수화기의 출력과 상기 상위누산기의 출력을 가산하기 위한 가산기와, 상기 누산기에 저장되어 있는 값을 N번에 걸쳐 승수의 LSB와 피승수의 부호에 따라 LSR 또는 ASR을 수행하면서 이와 동시에 각 시프트시마다 상기 하위누산기의 최하위비트에 저장되어 있는 값에 따라 상기 상위누산기의 입력으로 상기 가산기의 출력 또는 상기 상위누산기의 출력중 선택적으로 제공하여 상기 레지스터의 출력과 상기 상위누산기의 출력의 결과값이 선택적으로 N-1번 누적하여 가산되도록 하고 이후에 상기 보수화기의 출력과 상기 상위누산기의 출력의 결과값이 선택적으로 1번 누적하여 가산되도록 제어하고, 최종적으로 상기 누산기의 값을 곱셈결과값으로 출력시키는 제어수단으로 이루어짐을 특징으로 하는 곱셈 연산회로.