일반기술

집적회로 소형화를 위한 기술

집적회로는 그간 정보통신분야에서 시작하여 의학이나 생물학분야에 이르기까지 다양한 분야의 전기적 장치에 이용되어져 왔는데, 프로세싱동안에 기계장치의 실행과 결과에 대한 신뢰도에 큰 영향을 미칠 수 있는 회로기판내의 기계적 부하(mechanical stress) 형성을 줄이는 능력이 집적회로의 크기를 줄이는 데에 가장 큰 관건이 되어 왔었다. 본 기술은 TEM (Transmission electron microscopy)과 CBED (Convergent Beam Electron Diffracton) 기술이 접목된 기술로서 프로세싱 동안의 회로기판과 레이어 층들 사이에 형성되는 기계적인 압력을 지속적으로 모니터링하여 이를 최소화시킴으로서 기존의 1 마이크론 크기의 집적회로에서 한층 더 나아가 그 이하의 단위로까지 소형화 시킬 수 있는 기술이다.지금까지는 TEM/CBED 패턴에서 국소 스트레인 텐서(local strain tensor)를 추출해 내는 과정은 오랜 분석시간으로 인하여, 그 사용이 지극히 제한적이었다. 하지만 본 기술은 회절패턴을 디지털로 요구하여 연결 구조의 나노영역으로 양도하는 기술로 스트레인 계측 절차 속도를 크게 향상시켜 산업 표준 반응 시간에 근접하는 속도를 가진다. 따라서 이 기술은 기계적 압력감소로 프로세싱을 최적화 시키고 device failure를 감소시켜 경제적인 효과가 있다. 뿐만 아니라 전자폐기물 생산을 감소시켜 친환경적 효과도 기대할 수 있다.

기술정보

기술분류
전기·전자 > 반도체 공정 (B63)
보유기관
한국과학기술연구원
기술유형
일반기술
등록일
2004-07-07
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.