일반기술

다층 금속배선 구조의 반도체 집적회로 제조방법

반도체 집적회로의 제조방법에 관한 것으로, 특히 금속배선공정에서 금속 배선층 간의 절연물질의 유전상수를 최소화하여 저항(R)과 축전용량(C)의 곱(RC)으로 표현되는 지연시간(delay)을 감소시킴으로써 소자의 동작속도를 향상시키기 위한 새로운 반도체 집적회로의 제조방법에 관한 것이다. 종래의 반도체 집적회로에 있어서 금속 배선층간 절연물질은 실리콘 산화막(SiO2 )으로 이의 상대유전상수는 약 3.9의 값을 갖는데 반하여, 본 발명에 의하여 형성되는 금속 배선층간 절연물질은 진공으로 하거나 공기 또는 불활성 기체를 이용하므로 이 경우 상대유전상수는 자연에서존재하는 최소 값인 1.0 또는 이에 근접한 값을 갖게 되어 약 4배의 정보처리 속도 향상 효과를 가져온다. 본 발명에 의한 반도체 집적회로 내의 금속 배선층 형성공정에 있어서 층간 절연층의 형성은 금속 배선층 사이에 바나듐 금속을 먼저 형성한 다음에 과산화수소(H2 O2 )를 이용하여 바나듐 금속을 용해하여 제거하는 단계를 거치게 된다. 다른 방법으로는 바나듐 산화막(V2 O5 )을 형성한 다음에 수증기(H2 O)를 이용하여 바나듐 금속을 용해시켜 제거배선 층간의 상대유전상수가 1.0으로 최소화되고, 이에 따라 집적회로의 정보전달 속도와 잡음마진이 크게 향상된다. 유전상수가 최소화되므로 배선층간의 유전상수에 대한 연구는 해결되며, 소자의 속도는 종래의 실리콘 산화막에 비하여 약 4배의 개선 효과가 있다.이상의 공정에서 사용되는 공정은 모두 이미 반도체 공정을 통하여 검증된 방법이므로 어려움이 없으며, 특히 과산화수소와 수증기를 이용한 공정은 다른 재료를 이용한 경우보다 이하며 집적회로 내의 주변물질과 반응을 일으키지 않아보다 신뢰성 있는 방법