일반기술

반도체 칩 패키지의 적층방법

반도체칩의 적층 방법에 관한 것으로 페키지 사이즈의 PCB를 준비하는 제1단계와 PCB Bottom면 패드면에 솔더볼을 형성하는 제2단계와 PCB Top면에 크림 솔더를 도포한 후 반도체칩을 마운팅하여 리플로우를 통과시켜 납땜 접합하는 제3단계와 산기의 각단계를 표면실장기술을 적용하여 반도체 칩을 적층함으로써 상대적으로 공정을 줄일 수 있을 뿐만 아니라 납때공정에서 발생하는 세정폐수및 공해가 발생되지 않도록 하는 효과를 가진 반도체 칩 적층방법을 제공한다.반도체칩 Scale 사이즈의 PCB를 준비하는 단계, 솔더볼 형성하는 단계, 반도체칩을 마운팅하는 단계, 납땜 접합하는 단계등을 청구 범위로 갖으며 이 특허의 핵심 내용은 표면 실장 설비와 표면실장 기술을 이용 하여 다른 유사 기술에서의 복잡한 공정 및 준비 공정을 대폭 줄여 원가를 대폭 절감하며, 적층 후 새정공정을 생략할 수 있는 장점이 있으며, 패키지 스캐일 PCB는 양면 이상 다층 기판을 사용 하기 때문에 다른 유사 기술에서는 할 수 없는 이종 반도체칩 페키지 적층 기술을 제공한다.