일반기술

비트분리구조의 고속 디지털 필터

본 기술은 디지털 필터에 관한 것으로서, 연산회로의 지연시간을 제거한 비트분리구조의 고속 디지털 필터에 관한 것이다. 본 기술에서는 종래 기술의 문제점들을 보완하기 위하여 데이터를 비트 단위로 나누어서 각 비트별로 연산을 수행하도록 하였다. 디지털 필터는 여러분야에서 사용되고 있다. 본 기술은 하드웨어로 구현하였을 경우 적은 자원을 소모할 뿐 아니라, 연산회로의 지연시간을 줄였으며 병목현상을 제거하여 보다 빠른 속도를 필터링을 수행할 수 있다.본 기술은 종래의 필터구조를 사용한 하드웨어보다 보수형태의 데이터의 특성을 사용하여 더 적은 자원을 사용하여 설계할 수 있다는 효과가 있다. 또한 덧셈기 트리 부분을 CSA로 구현하여 연산회로의 지연시간을 줄였고, 최종결과를 구하는 DPA를 레지스터를 적절히 사용하여 모든 부분합 구하는 클럭에 의해 구동되도록 하여 병목현상을 제거함으로써 매우 빠른 속도로 필터링을 수행할 수 있다는 효과가 있다