일반기술

전계효과 트랜지스터의 서브미크론 티이형 게이트형성방법

반도체 전계효과 트랜지스터의 게이트 형성방법에 있어서, 두개의 서로 다른 물질로 이루어진 에치 스톱층을 갖는 전계효과 트랜지스터 에피구조를 형성하는 단계와 포토레지스트 패턴을 마스크로 유전체층을 식각하고 유전체층을 마스크로 오믹 캡층을 선택적으로 식각하는 단계와 오믹 캡층을 마스크로 제2 에치스톱층을 선택적으로 식각하는 단계와 유전체층을 언더컷하는 단계와 유전체층과 제2 에치 스톱층을 마스크로 오믹 캡층과 제1 에치 스톱층을 선택적으로 식각하는 단계와 포토레지스트를 이용한 진공증착으로 T형 게이트를 형성하는 단계를 갖는다.본 기술은 전계효과 트랜지스터(Field Effect Transistor)의 서브미크론 T형 게이트(Submicron T-Gate)에 관한 것으로서, 일반적인 광 리소그래피법을 이용하여 트랜지스터의 게이트 전극 길이를 줄이고, 낮은 게이트 저항을 갖도록 한 전계효과 트랜지스터의 서브미크론 T형 게이트 형성방법과 E-beam 리소그래피법에 의해 형성된 서브미크론 게이트 길이를 더욱 줄여 deep 서브미크론 (Lg < 0.1μm) T형 게이트를 형성하는 방법이다.