일반기술

박막트랜지스터 및 그 제조방법

본 기술은 박막트랜지스터 및 그 제조방법에 관한 것으로, 결정립을 형성하고자 하는 채널영역의 반도체층 하부에 열전도도가 낮은 물질로 이루어진 열차단층을 형성하여 결정화를 위한 어닐링 공정시 수직으로의 열 전달을 억제하고 수평으로 열 전달이 이루어지도록 함으로써 커다란 측면 성장 결정립을 형성하는 기술이다. 본 기술은 4㎛이상의 크고 균일한 결정립을 성장시켜 소자의 채널영역에 하나의 결정립 경계(grain boundary)를 가지게 함으로써, 높은 이동도와 낮은 누설전류 및 고온 반송자 스트레스에 대한 우수한 전기적 안정도 특성을 가진 다결정 실리콘 박막트랜지스터를 제조할 수 있다. 또한, 이중 게이트 전극 구조를 채용하여 수직으로 형성되는 결정립 경계를 제거할 경우 하나의 게이트 구조를 갖는 실시예에 비해 보다 향상된 특성을 갖는 다결정 실리콘 박막트랜지스터를 제조할 수 있다. 또한, 결정화를 위한 레이저 결정화 방법이 간단하여 한번의 조사를 통해 균일하고 우수한 특성의 결정립을 생성할 수 있다. 본 기술은 큰 온도 구배를 발생시켜 매우 큰 수평성장 결정립을 얻을 수 있으며 이를 이용하여 제작한 소자는 세계적 수준의 소자 특성을 보여준다. 본 기술의 레이저 결정화 방법 및 소자의 특성은 실제 패널 내에 집적되는 회로의 성능을 크게 향상시킬 수 있다는 면에서 활용가능성이 매우 크다고 본다.