일반기술
박막 트랜지스터의 제조방법-1
본 기술은 반도체 물질로된 활성층에 형성된 소오스-드레인영역의 표면을 열산화시켜, 게이트전극과 소오스-드레인영역 사이를 이격되도록 하여, 소오스 영역 또는 드레인영역이 가지는 소정 전위로부터 게이트전극에 인가되는 전계를 감소시킴으로써, 게이트전극의 오프시에 발생되는 오프 커런트를 최소화시킬 수 있는 박막 트랜지스터의 제조방법에 관한 것이다. 본 기술은 고온 공정을 이용할 시 오프커런트를 제어하는 방법으로 손쉽게 활용 가능하고, 사진 공정을 이용한 방법과 비교시 공정비용의 절감효과가 있다.
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 서울대학교
- 기술유형
- 일반기술
- 등록일
- 2004-11-24
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.