일반기술

MOSFET를 일체화한 전계방출 어레이 및 그 제조방법

본 기술은 Si-FEA 혹은 금속 FEA와 MOSFET의 제조공정 중 공통되는 공정을 이용하여 동시에 두개의 소자를 동일 기판에 구현하는 것으로, 실리콘 질화막을 선택적으로 식각하여 전계방출 팁과 MOSFET의 엑티브 영역을 형성하고 LOCOS공정에 의해 FEA의 게이트 절연막 및 필드 산화막을 동시에 형성하여, FEA의 게이트 전극(row line)과 캐소드 전극(column line)이 MOSFET와 각각 전기적으로 결합되도록 MOSFET가 일체적으로 제조되어, FEA와 MOSFET를 동시에 함께 구현할 수 있는 구조와 그 제조방법에 관한 기술이다. 본 기술은 실리콘 전계방출 어레이와 이를 구동하기 위한 MOSFET를 동일 기판에 동시 구현할 수 있는 구조와 그 방법을 제공하였고 부가공정의 제거로 전계방출 디스플레이의 제조원가 절감, 구동전압의 조절로 화소간의 균일성 확보가 가능하다. 위와 같은 기술의 우수성으로 차후, 전계방출 어레이와 구동회로가 일체화된 디스플레이 모듈을 제작하는데 직접적으로 응용될 수 있다.