일반기술
MOSFET를 일체화한 전계방출 어레이의 구조 및 그 제조방법
본 기술은 LOCOS 공정기술을 이용한 금속 전계방출 어레이와 이를 구동하기 위한 MOSFET을 동일기판 상에 구현하여 화소간의 균일성을 향상시킬 수 있게 한 MOSFET을 일체화한 전계방출 어레이의 구조 및 그 제조방법에 관한 것이다. 본 기술은 금속 전계방출 어레이와 이를 구동하기 위한 MOSFET를 동일 기판에 동시 구현할 수 있는 구조와 그 방법을 제공하였고, 부가공정의 제거로 전계방출 디스플레이의 제조원가 절감, 구동전압의 조절로 화소간의 균일성 확보 및 저전압으로 전계방출 어레이 구동 가능하다. 이와 같은 기술의 우수성으로 차후, 전계방출 어레이와 구동회로가 일체화된 디스플레이 모듈을 제작하는데 직접적으로 응용될 수 있을 것으로 본다.
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 서울대학교
- 기술유형
- 일반기술
- 등록일
- 2004-11-24
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.