일반기술
실리콘 전계방출 디스플레이의 누설전류 억제구조체
본 기술은 화소영역을 제외한 영역에 차폐층이 기판 및 게이트 사이에 절연막에 의하여 전기적으로 완전히 격리되면서 형성되는데, 이 차폐층은 폴리실리콘 또는 비정질 실리콘으로 형성되며, 또한 화소영역을 제외한 영역의 웰을 제거하고, 같은 전위로 연결된 웰 아일랜드간 접촉창을 통해 금속 층으로 패턴 형성하여 서로 연결된 실리콘 FED의 누설전류 억제 구조체에 관한 것이다. 본 기술은 FED 작동시 생성된 빛이 실리콘에 흡수됨을 방지하여 실리콘 내에서 빛에 의한 누설전류를 감소시키고, 게이트 전극으로부터의 영향을 제거시켜 원치 않는 화소의 동작을 억제하여 FED 동작을 안정화시키며, 누설전류에 의한 전력소모를 감소시킬 수 있는 실리콘 FED 누설전류 억제 구조체이다.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 서울대학교
- 기술유형
- 일반기술
- 등록일
- 2004-11-24
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.