일반기술
절연측상에 형성된 실리콘(SOI) 기판상의 전계방출 어레이(FEA) 제조방법
본 기술은 종래 문제점으로 지적된 접합격리 방법을 이용하지 않으면서도 캐소드 전극간에 전기적 절연 및 저전압 구동 가능한 FEA를 제조하기 위해 SOI기판을 출발기판으로 하여 LOCOS공정을 응용한 방법에 의해 FEA를 제조하는 방법에 관한 것이다. 본 기술에 의하면 캐소드 간에 전기적 절연을 달성함과 동시에 대면적에 균일한 화소의 형성이 가능한 FEA 제조 역시 가능하며, 나아가 본 기술에 의한 전기적 절연이 가능한 FEA는 구동소자인 MOSFET과 일체화가 가능하며, 일체화된 FEA는 구동전압이 낮은 상태에서 작동가능할 뿐 아니라 화소간의 균일성이 향상되는 점에 그 특징이 있다.
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 서울대학교
- 기술유형
- 일반기술
- 등록일
- 2004-11-24
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.