일반기술
모든 카운터의 출력이 한단의 폴립폴롭 지연시간을 갖는 동기카운터
카운터 출력을 기준 CLK보다 한 주기 전에 세팅하여 줌으로써 모든 카운터의 Q출력이 CLK으로부터 한 단의 플립 플롭 지연 시간만을 가지고 나온다.Edge Sensitive Flip-Flop을 이용하여 한 단의 지연 시간만을 가지고 모든 카운터의 Q가 출력된다.
기술정보
- 기술분류
- 기계 > 기타 기계
- 보유기관
- 한국과학기술원
- 기술유형
- 일반기술
- 등록일
- 2004-12-10
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.