일반기술
극소채널 MOS 소자의 제조방법
본 기술은 극소 채널 MOS소자를 제조하는 방법으로서, 소자의 채널 길이가 줄어듦에 따라 발생하는 단채널 효과를 효과적으로 개선하고, 채널 영역의 불순물 비균일성에 의한 문턱전압의 흔들림을 최소화할 수 있는 제조법이다.본 제조 방법은 채널 영역의 불순물 비균일성에 의한 문턱전압의 흔들림을 최소화할 수 있는 제조법이다. 다량의 양전하가 포함된 높은 유전율을 가지는 sidewall을 형성하여 sidewall 아래 기판 영역에 형성된 반전층이 얇은 깊이의 소스/드레인 역할을 하도록 하므로 기존의 LDD 영역에 비해 매우 얕은 소스/드레인 확장영역을 만들 수 있고 이로 인해 단채널 효과가 개선된다.
기술정보
- 기술분류
- 재료 > 기타 재료
- 보유기관
- 한국과학기술원
- 기술유형
- 일반기술
- 등록일
- 2004-12-10
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.