일반기술
그래픽스 가속기의 래스터라이저 회로
본 기술은 2차원 및 3차원 통합 앤티알리아스드 래스터라이저의 회로 구현 방법에 관한 것으로, 하나의 래스터라이저로 2차원 및 3차원 다각형 랜더링을 효과적으로 수행 할 수 있으며,기존의 복수의 부화소마스크 롬을 사용하는 방법에 비해 한 개의 롬만 사용하여 구현하는 방법을 제시한다.래스터라이징 방법으로 앤티알리아싱(Antialiasing) 처리가 가능한 선 방정식(Line equation)을 이용한 부화소 면적 점유비 계산 방법을 사용하여 2차원 및 3차원 앤티알리아스드(Antialiased) 다각형 랜더링이 가능하게 하는 데 있다
기술정보
- 기술분류
- 전기·전자 > 반도체 공정 (B63)
- 보유기관
- 한국과학기술원
- 기술유형
- 일반기술
- 등록일
- 2004-12-10
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.