일반기술

시간적/공간적 지역성을 향상시키고 플레쉬 메모리 장치로의 접근 횟수를 줄이는 플레쉬 메모리 시스템 및 데이터 억세스 방법

이 발명은 공간적, 시간적 지역성의 효과를 이용하기 위하여 지능형 버퍼를 사용하는 고성능 NAND-Type 플래쉬 메모리 패킷의 설계에 관한 것이다. 지능형 버퍼라고 지칭한, NAND 플래쉬 메모리에서 사용되는 제안된 버퍼의 구조는 크게 세 부분으로 구성되어 있다. 즉, 작은 블록 크기의 완전 연관 victim버퍼와 공간적 지역성을 위한 큰 블록 크기의 또 하나의 완전 연관 버퍼, 그리고 동적 fetching unit 으로 구성되어 있다. 제안하는 새로운 NAND-Type 플레쉬 메모리 패킷은 기존의 어떠한 NAND-Type 플레쉬 메모리 패킷과 비교하여도 뛰어난 성능 향상 및 저 전력 소비를 이끌어낼 수 있다. 결과적으로, 제안된 지능형 버퍼를 이용한 플레쉬 메모리 패킷이 기존의 플레쉬 메모리 패킷에 비교하여 접근 실패율에서는 70%, 평균 메모리 접근 시간에서는 67%의 감소 효과를 보여준다. 더욱이, 주어진 크기 (예로,3KB)의 지능형 버퍼를 이용한 제안된 패킷 모듈은 여덟배 크기의 직접 사상 버퍼(예로 32KB)를 이용한 패킷 모듈 및 두 배 크기의 완전 연관 버퍼(예로 8KB)를 이용한 패킷 모듈보다도 평균 접근 실패율 및 평균 메모리 접근 시간에서 더욱 우수한 성능 향상을 이끌어낼 수 있다.대부분의 응용 프로그램들은 읽기 동작 및 쓰기 동작을 수행시킨다. 그러나 기존의 플레쉬 메모리는 상대적으로 수행속도가 대단히 늦은 쓰기 동작을 피하기 위하여 명령어 페치에 국한된 읽기 동작에만 거의 사용되어졌고, 또한 실시간 응용 프로그램이 아닌 저장 매체로써만 사용을 국한시켜 사용해왔다. 이러한 단점을 극복하기 위하여 대용량의 SRAM을 쓰기 버퍼로 사용하여 쓰기 동작을 줄이고자 하였지만 읽기 동작 역시 중앙처리장치(CPU)에 비해 대단히 느린 동작으로써 동영상 및 음성 인식과 같은 실시간 응용 프로그램에 대해서는 사용되지 못하는 단점을 초래하였다. 그러나 발명된 새로운 플레쉬 메모리 패킷 구조 및 동작 메커니즘은 플레쉬 메모리 접근 자체를 획기적으로 줄여저전력 및 성능 향상에 크게 기여할 수 있는 특징을 가지고 있다. 또한 최초의 읽기/쓰기 버퍼를 사용함으로써 특허로써의 가치가 대단히 높은 구조라 할 수 있다.