일반기술

기지국 시스템의 아이에프 보드내 클럭 분배장치

본 발명은 IF 보드내 D/A 컨버터를 통해 동작 클럭을 각각의 TxDSP로 공급하여 TxDSP가 D/A 컨버터와 정확히 동기될 수 있도록 한 기지국 시스템의 IF 보드내 클럭 분배장치에 관한 것으로, 모뎀, 제1 및 제2 디지털 컴바이너, 노말경로의 TxDSP(FA0)∼TxDSP(FA2) 및 OTD경로의 TxDSP(FA0)∼TxDSP(FA2), 제1 및 제2 D/A 컨버터, 제1 및 제2 앰프로 구성되는 기지국 시스템의 Tx경로에 따른 IF 보드에 있어서, PLL 데이터를 발생하는 CPU와, 상기 CPU에서 발생되는 PLL 데이터에 의해 로컬 주파수를 발생하는 PLL 초기화 디바이스와, GPS로부터 수신되는 시스템 클럭과 상기 PLL 초기화 디바이스에서 발생되는 로컬 주파수를 입력하여 칩*48 클럭을 발생하는 칩*48 오실레이터와, 상기 칩*48 오실레이터에서 발생되는 칩*48 클럭을 2체배하여 칩*96 클럭을 상기 제1 및 제2 D/A 컨버터로 공급하는 클럭 체배기로 구성되고, 상기 제1 및 제2 D/A 컨버터가 상기 클럭 체배기에서 공급되는 칩*96 클럭을 칩*48 클럭으로 만들어 상기 노말경로의 TxDSP(FA0)∼TxDSP(FA2) 및 OTD경로의 TxDSP(FA0)∼TxDSP(FA2)로 공급하는 것을 특징으로 한다.모뎀, 제1 및 제2 디지털 컴바이너, 노말경로의 TxDSP(FA0)∼TxDSP(FA2) 및 OTD경로의 TxDSP(FA0)∼TxDSP(FA2), 제1 및 제2 D/A 컨버터, 제1 및 제2 앰프로 구성되는 기지국 시스템의 Tx경로에 따른 IF 보드에 있어서, PLL 데이터를 발생하는 CPU와, 상기 CPU에서 발생되는 PLL 데이터에 의해 로컬 주파수를 발생하는 PLL 초기화 디바이스와, GPS로부터 수신되는 시스템 클럭과 상기 PLL 초기화 디바이스에서 발생되는 로컬 주파수를 입력하여 칩*48 클럭을 발생하는 칩*48 오실레이터와, 상기 칩*48 오실레이터에서 발생되는 칩*48 클럭을 2체배하여 칩*96 클럭을 상기 제1 및 제2 D/A 컨버터로 공급하는 클럭 체배기로 구성되고, 상기 제1 및 제2 D/A 컨버터가 상기 클럭 체배기에서 공급되는 칩*96 클럭을 칩*48 클럭으로 만들어 상기 노말경로의 TxDSP(FA0)∼TxDSP(FA2) 및 OTD경로의 TxDSP(FA0)∼TxDSP(FA2)로 공급하는 것을 특징으로 하는 기지국 시스템의 아이에프 보드내 클럭 분배장치