일반기술

피어 벡터 미신 아키텍처

Peer Vector Machine Architecture는 본 제안 기술의 재구성 가능한 (re-configurable) H/W와 S/W 솔루션을 포함하는 재구성 가능한 컴퓨팅 솔루션이다. 본 솔루션은 명령 실행의 경로 역할을 하는 다수의 FPGA(field programmable gate array)로 구성된 H/W configuration 솔루션이다. 각 FPGA가 특정 기능을 수행하도록 프로그램 되어 있어 주 프로세서에서 필요로 하는 프로세싱을 줄인다. XML 허용(tolerant) FPGA는 현장에서 프로그램 할 수 있어서 소프트웨어 디자이너가 성능과 수행 명령 기준을 커스터마이즈 할 수 있다.특정 거래 단위를 위한 최적화 된 처리속도. 이 기술은 프로세서에 대해 프로세싱 부담(processing load)을 상당히 감소시키며 "파이프라인(pipeline)"을 통해 최적의 속도에서 프로세스 되는 트랜잭션(transaction)을 개시한다. 그와 함께 다음 트랜잭션의 프로세싱 개시를 위해 프라이머리 프로세서와 코-프로세서(co-processors)(존재하는 경우)가 자유롭게 실행되게 한다. 피어 벡터 머신 아키텍쳐는 소프트웨어와 하드웨어 디자인 통합의 유용한 모델을 위한 프레임웍(Framework)을 제공하며 벡터 그래픽과 벡터 인스트럭션 세트에 매우 의존적인 엔지니어 및 그래픽 디자인과 같은 일반적인 수직적 산업 기능(genetic vertical industry functions)뿐만 아니라 특정 기능을 요하는 애플리케이션에도 적합하다.