일반기술

암호 처리 방법 및 장치

본 기술에서는 암호 처리 장치에 회전 쉬프트 등의 선형 연산 기능이 있는 선형 변환 수단과 프로그래머블 논리 디바이스 FPGA로 구성되어 행렬 연산 등의 비선형 연산 기능을 파라미터로 변경할 수 있는 비선형 변환 수단이 설치되어 있다. 열쇠 기억 수단에는 미리 다운로드된 열쇠 데이터가 기억된다. 선형 변환 수단의 선형 연산 기능은, 분할된 열쇠 데이터 Ki에 의해 제어되며 또 비선형 변환 수단의 비선형 연산 기능은 분할된 열쇠 데이터 Sai, Sbi에 의해 변경된다. 입력된 데이터 P는 우선 선형 변환 수단에 대하여 열쇠 데이터 Ki에 응한 회전 쉬프트 등의 선형 변환을 받아 다음으로 FPGA의 비선형 변환 수단에 대해, 열쇠 데이터 Sai, Sbi에 응해 설정된 내부 구조에 따라 행렬 연산 등의 비선형 변환에 의해 데이터 C가 되어 출력된다.본 기술에 의해 자원을 낭비하는 일 없이, 저렴한 비용으로 하드웨어적인 다양한 암호 처리 기능, 특히 비선형 변환 기능을 실현하는 한편 암호를 해독하려는 공격에 대한 안전성을 높인 암호 처리 방법 및 장치를 제공할 수 있다. 비선형 연산 부분이 열쇠로 제어할 수 있게 되어, 차분(差分) 공격법이나 선형(線形) 공격법의 적용이 어렵게 된다. 더욱이 암호 처리는 FPGA상에서 행해지기 때문에 고속성도 실현될 수 있다. 또한 처리의 상황에 따라 FPGA를 재구성하면서 연산을 행하는 리콘피게러블·컴퓨팅을 사용할 수가 있기 때문에, 적은 회로 규모에서의 장치화가 가능해진다.