일반기술

논리 합성 장치 및 논리 합성 방법

본 기술은 예비 회로의 넷을 설계자의 의도하지 않는 정규 회로의 논리와 접속시키지 않고도 논리 회로의 논리 합성을 실행하는 논리 합성 장치 및 논리 합성 방법을 제공한다. 본 기술의 구성은 하드웨어 기술(Lq) 파일을 입력하여 기술되고 있는 논리 회로의 구조를 해석하는 입력 해석부와 구조 해석된 파일로부터 치환 금지 속성이 부가되고 있는 셀을 검출하여, 해당 셀의 출력 단자에 접속되고 있는 넷을 검출하여, 해당 넷에 자동적으로 치환 금지 속성을 부가하는 게이트간 넷 보호부와 치환 금지 속성의 부가된 논리 회로에 대해 논리 합성을 실시하는 논리 합성부와 논리 합성된 논리 회로를 최적화하는 논리 최적화부와 최적화된 논리 회로를 게이트 레벨로 기술된 논리 회로로 변환하여 논리 합성 결과 파일을 출력하는 출력 포맷 변환부를 갖춘다.종래의 논리 합성 장치는 일반적으로 논리 회로의 논리 합성 시에 예비 회로를 합성하는 수단을 가지지 않는다. 따라서 본 기술에서는 예비 회로의 넷을 하드웨어 기술 파일로 기술하고 있는 넷 이외에 정규 회로의 논리와 접속시키지 않고도 논리 회로의 논리 합성을 실시할 수가 있다. 따라서, 하드웨어 기술 파일에 대해, 예비 회로 부분의 넷에 배선 사용이 금지되지 않고, 논리 합성 처리에 의해, 예비 회로의 게이트간의 넷이 다른 정규 회로의 게이트에 접ǯ