일반기술

듀얼 게이트 옥사이드 디프 서브미크론 CMOS 공정에서의 이미지 센서 화소의 설계

CMOS 이미지 센서의 크기를 감소하면, 제조비용은 감소하고 이미지의 공간 분해능은 증가한다. 그러나 CMOS의 크기를 축소하면 누설전류가 크게 증가하고 다이내믹 레인지는 감소한다. 본 기술의 발명은 후/박(thick/thin) 게이트 옥사이드 트랜지스터의 사용을 결합함으로써 이들 바람직하지 못한 영향을 감소하는 CMOS 이미지 센서용의 설계를 제공한다. 얇은 옥사이드 트랜지스터는 면적의 감소와 소비전력의 감소를 달성하며, 한편 두꺼운 옥사이드 트랜지스터는 누설전류의 감소와 전압스윙의 증가를 가져온다. 이 방법은 엑티브 및 디지털 화소 센서의 설계 및 일반 아나로그 회로의 설계에 사용 가능하다.1. 누설전류 감소, 전압스윙 증가, 사이즈 감소 및 전력소비 감소.. 2. CMOS의 기능성 블록은 두꺼운 게이트 옥사이드를 구비한 제1 트랜지스터를 적어도 포함3. 얇은 게이트 옥사이드를 구비한 제2 트랜지스터는 제1 트랜지스터와 소정의 거리만큼 떨어진 위치에 배치됨4. 기능성 블록은 증폭기, 메모리 회로 및 화소 회로로 구성되는 그룹에서 선택됨5. 엑티브 및 디지털 화소 센서의 설계 및 일반 아나로그 회로의 설계6. 반도체 IC 설계