일반기술

반도체 소자 제조방법

본 발명은 반도체 제조 방법에 관한 것으로, 결정 결함을 감소시켜 스트레스 감소에 따른 반도체 소자의 신뢰도를 향상시키는 방법에 관한 것이다. 본 발명의 기술은 고밀도 MOS/바이폴라 소자용의 반도체 기판 위에 STI(shallow trench isolation)을 형성할 때, 전위의 형성을 최소화하기 위한 새로운 제조방법을 제시 하고 있다. 약 0.25 미크론 이하의 사이즈에서, 결정결함은 물론이고 전위를 발생하는 응력은 소자의 동작 및 신뢰도에 중요한 역할을 한다. 또한, 이 방법은 반도체 기판의 표면 위에 금속 실리사이드를 형성하므로써 결정결함을 감소한다.1. 고밀도 소자 특성의 통계학적 의미의 분산 또는 분포의 최소화.2. 표준 제조법을 사용하여 구현 가능3. 전위를 감소하기 위해서 950℃ 내지 1055℃ 사이의 온도와 약 10-4 이하의 O2 분압을 가진 N2 대기압 하에서 반도체 기판을 어닐링. 4. 금속이 메탈 실리리사이드를 형성하기 위해서 절연물 위에 증착되는 반도체 제조에서 결정결함을 감소하기 위한 방법을 제공.5. 반도체 기판 위에 STI(shallow trench isolation)을 형성할 때, 전위의 형성을 최소화하기 위한 새로운 제조방법을 제시.