일반기술

실리카 나노 라미네이트의 증착공정

본 기술은 우수한 스템 커버리지를 가지는 매우 매끄럽고 일정한 실리카 박막을 형성할 수 있는 효율적인 원자층 증착(ALD) 방법을 제공한다. 마이크로 전자회로가 액티브 소자와 배선 사이의 거리가 감소하면서 집적화됨에 따라, 절연층 역할을 하는 유전체가 그 성능을 유지하도록 형성하는 방법이 요구되고 있다. 본 기술은 1회의 원자층 증착으로 2 - 15 mn 두께의 층을 형성함으로써, 효율을 상당히 증가시킬 수 있으며, 박막을 40:1 이상의 개구율을 가지도록 트랜치와 홀과 같은 구조의 측벽에 컨포멀하게 형성할 수 있다.본 기술은 모든 IC에 적용할 수 있는 유용한 기술로서, 마이크로 전자회로에서 트랜지스터간의 트랜치 절연을 채우는 공정, 반도체 메모리에서 깊은 트랜치 커패시터의 칼라를 절연시키는 공정, 마이크로 전자장치에서 금속배선간의 절연을 형성하는 공정, 전자장치에 있어서 낮은 k의 반 다공성 절연층을 밀봉하는 공정, 평면 도파관, 다중화기/역다중화기, 마이크로 전기기계 구조(MEMS), 다층 광학 필터, 확산, 산화 또는 부식 방지막의 형성공정 등과 같이 많은 전자장치의 생산에 사용될 수 있다.