일반기술

메모리 오류 정정을 위한 비동기 회로 기술

본 기술은 디지털 반도체 메모리에서 읽기 및 쓰기 데이터 오류를 신속하고 효율적으로 정정하기 위한 회로 기술에 관한 것이다. 반도체 메모리가 소형화됨에 따라, 메모리셀의 제조 결함과 소프트한 오류의 확률이 높아지고 있다. 이러한 오류와 결함은 철저한 테스트와 결함이 있는 메모리셀을 교체하는 리던던시 메모리셀을 이용하여 치유할 수 있다. 소프트 오류를 감지하여 정정하는 것은 매우 어려우며, 가장 간단한 방법으로는 패리티 체크 코드를 이용하는 것이다. 지연시간과 계산의 복잡성 측면에서의 비용은 오류 정정 회로의 구현에 장애물이다. 본 기술은 지연시간이 매우 짧으며 구현에 있어서 하드웨어의 복잡도를 최소화할 수 있는 장치를 제공한다.본 기술은 지연시간이 짧으며 구현에 있어서 하드웨어의 복잡도를 최소화할 수 있는 것을 특징으로 한다. 또한 본 기술은 오류 정정 회로(Error Correction Circuit)의 설계시, NOR 플래시와 DRAM과 같은 밀도가 높고 지연시간이 짧은 메모리뿐만 아니라, 모든 종류의 디지털 메모리 또는 디지털 통신 채널에도 적용할 수 있는 메모리 오류 정정을 위한 비동기 회로 기술을 특징으로 한다. 즉, 본 기술은 읽기 및 쓰기 데이터 오류를 지연시간이 짧고 회로의 구성이 간단한 장치를 이용하여 신속하고 효율적으로 정정할 수 있음을 특징으로 한다.