일반기술

비디오디코더에있어서 메모리장치의 제어 회로

본 발명은 비디오 디코더(MPEG-Ⅰ, MPEG-Ⅱ)에 있어서 외부 메모리 제어회로에 관한 것으로, 특히 메모리 억세스를 위해 시작, 끝 증가모드 어드레싱 개념을 이용한 비디오 디코더에 있어서 메모리 제어방법 및 회로에 관한 것이다.본 발명이 해결하려고 하는 기술적 과제는 DRAM를 다양한 기능으로 응용할 수 있고 상기 DRAM의 억세스 시작, 끝 어드레스 및 증가분의 개념을 이용하여 모든 억세스 제어를 자동적으로 제어하는 회로 및 방법을 제공함.본 발명의 요지는 메모리의 억세스 제어신호 발생회로에 있어서, 증가분량 어드레스를 발생하는 어드레스 증가분 발생부와, 마지막 어드레스를 발생하는 마지막 어드레스 발생부와, 상기 제1선택부의 출력 어드레스를 상기 메모리 어드레스 발생부의 어드레스로 제공되고 어드레스 증가분 발생부의 출력으로 가산하는 가산부와, 상기 가산부의 현재 어드레스와 상기 마지막 어드레스 발생부의 출력을 비교하는 비교기와, 상기 비교기의 출력에 따라 상기 가산기의 현재 어드레스에 증가분을 더한 값과 상기 마지막 어드레스 발생부의 출력을 선택하여 현재 어드레스 신호로 제공하는 제2선택부로 구성됨을 특징으로 하는 비디오 디코더에 있어서 메모리 제어 방법 및 회로이다.메모리장치의 시스템 클럭단(SC)의 시스템 클럭과 메모리 콘트롤 윈도우신호(MC-Win)를 발생하는 메모리콘트롤러를 가지며, 리드/라이트 억세스룰 위한 메모리 어드레스 신호(AD) 및 칼럼 어드레스 스트로브와 로우 어드레스 스트로브를 필요로 하는 메모리장치의 억세스 제어신호 발생회로에 있어서, 상기 시스템 클럭단(SC)을 통해 입력되는 클럭신호를 상기 메모리 콘트롤 윈도우단(MC-Win)을 통해 입력되는 제어신호에 위해 시작어드레스신호를 발생하는 시작 선택신호 발생부와, 상기 리드/라이트 억세스를 위한 상기 메모리 어드레스신호(AD)에 의해 어드레싱을 시작하기 위한 데이터를 발생하는 시작 어드레스 발생부와, 상기 시작 선택신호 발생부의 출력에 따라 상기 시작 어드레스 발생부의 시작 어드레스 또는 현재 어드레스를 선택하는 제1멀티플렉셔와, 상기 제1멀티플렉셔의 출력을 상기 시스템 클럭단(SC)의 클럭에 따라 래치하여 상기 메모리 어드레스 신호(AD)를 발생하는 래치회로와, 상기 메모리 어드레스 신호(AD)의 증가에 따라 어드레스 증가분에 해당하는 데이타를 발생하는 어드레스 증가분 발생부와, 상기 래치회로의 출력 어드레스(AD)와 상기 어드레스 증가분 발생부의 출력을 가산하는 가산기와, 마지막에 해당하는 어드레스 데이타를 발생하는 마지막 어드레스 발생부와 상기 가산기의 출력인 현재어드레스와 상기 마지막 어드레스발생부의 출력인 마지막 어드레스의 크기를 비교하는 비교기와, 상기 비교기에서 현재 어드레스가 마지막 어드레스보다 작으면 상기 가산기의 출력인 현재 어드레스를 선택하여 어드레스 증가분이 포함된 어드레스신호를 출력하며 상기 현재 어드레스가 마지막 어드레스보다 크면 상기 마지막 어드레스 발생부의 출력인 산기 마지막 어드레스를 선택하여 출력하는 제2멀티플렉셔와, 상기 제2멀티플렉셔의 출력을 버퍼링하여 상기 제1멀티플렉셔에 제공하는 버퍼와, 상기 메모리장치의 상기 칼럼 어드레스 스트로브와 로우 어드레스 스트로브 의 제어신호를 발생하는 로우/칼럼 어드레스 스트로브신호 발생부와와, 상기 비교기 메모리 제어 회로.