일반기술

아날로그 곱셈기 회로

본 기술의 아날로그 곱셈기 회로는 BiCMOS공정이나 CMOS공정에서 생성되는 바이폴라 트랜지스터, CMOS 트랜지스터, 그리고 GaAs FET를 이용하여 구현되는 특징을 가진다. 본 기술은 출력저항을 통해 양(＋) 공급전원에 입력전압을 버퍼링 하도록 입력된 승수(피승수)의 신호값으로 곱셈출력전압을 출력하는 버퍼링 수단을 가지고 있다. 또한 제1 내지 4 NMOS FET과 이것의 각 소스 단은 버퍼링 수단에 연결되어 드레인단으로 입력되어지는 버퍼링된 승수(피승수)의 신호값과 제이트단에 입력되어지는 피승수(승수)의 신호값으로 곱셈연산을 하는 데, 앞서 언급한 제1 내지 4 NMOS FET과 이것의 각 소스 단에 공통으로 일단이 연결된다. 그리고 이외의 단은 바이어스 전류를 제공하는 바이어스 전류원을 가지는 데, 음(-)공급전원에 연결되어 이러한 전류원을 가지게 된다. 일반적인 곱셈기의 구조는 Gibert가 제안한 Gibert Cell 구조의 아날로그 곱셈기이다. 이 구조는 입력측에 인가되는 전압범위가 매우 협소하고, 순수한 바이폴라 트랜지스터를 이용하여 CMOS 공정에서는 이용이 어려우며, 처리속도의 한계가 있었다. 반면, 본 기술은 아날로그와 디지털 기능이 단일 칩으로 합쳐져, 전력소모가 작고, 칩 내 작은 면적만으로도 구성이 가능하며, 고속의 처리 속도를 가지는 아날로그 곱셈기에 대하여 말하고 있다. 본 회로에서는 이득을 결정하는데 있어서 β와 ROUT 요소의 부호에 의존하여 다른 요소에 영향을 받지 않으므로 매우 안정된 동작을 보여준다. 나아가 바이폴라 트랜지스터만을 이용한 곱셈기에 비해 입력전압이 광의의 범위를 포함하고, 선형성이 좋은 것이 최대 장점이라 할 수 있다. 아울러 바이 CMOS공정에서의 장점은 좁은 면적에 구성하면 저전력 소모를 갖는다는 것이다.