일반기술

위상 동기회로

본 기술은 디코딩 클럭을 인코딩 클럭에 동기시키기 위한 위상 동기 회로로 다음의 장치로 구성되어 있다. 디코딩 클럭을 변화시켜 인코딩 클럭으로 만드는 전압 제어발진기, 다중화용 기준 프로그램 클럭 신호를 저장하는 제 1 레지스터, 앞의 제 1 레지스터에서 출력된 신호에 의해 초기화되며, 기준 로컬 프로그램 클럭신호를 발생하는 카운터, 이 카운터에서 발생된 신호을 저장하는 제 2 레지스터와 제1, 제 2 레지스터에 저장된 각 신호를 조합 연산하여 전압 제어발진기 조절용 신호를 생성하는 위상에러 제어부로 구성되어 있다. MPEG시스템에서 시스템 코딩은 에러가 가능한 환경에 적용되는 트랜스포트 스트림과 상대적으로 에러가 없는 환경에 적합한 프로그램 스트림의 두 가지가 있다. 트랜스포트 스트림을 사용하고 있는 본 기술은 MPEG 시스템에서 디코딩 클럭을 인코딩 클럭에 동기시는 위상에러가 없는 위상동기회로이다. 본 위상 동기회로는 시스템 클럭 주파수의 한 클럭이 아닌, 다수의 클럭에 동작을 허용하므로써 42비트 버스와 뺄셈기의 구현을 보다 적은 비트수로 구현할 수 있으며, MPEG 시스템에 준하는 (LPCR - PCRn) 및 (PCRn - PCRn-1)과 같은 뺄셈 연산을 효율적으로 수행할 수 있고, 위상에러를 구하는 경우에도 제산/승산을 제산기/승산기로 하지 않고 PROM을 통하여 연산하므로 시스템 복잡도를 감소시킬 수 있다.