일반기술

선형 이득조정단 구조를 갖는 가변이득증폭기

본 기술은 가변이득증폭기(VGA)는 2개의 전계효과트랜지스터를 캐스코드(cascode)로 연결하고 윗단 전계효과트랜지스터의 게이트에 적절한 크기의 저항을 통하여 조정전압을 인가하므로써, 선형적인 이득변화범위가 매우 넓게 나타나는 특성을 나타내며 종래의 궤환방식을 이용하는 가변이득증폭기(VGA)에 비하여 그 구조가 소량의 소자(lumped device)만으로도 제작이 용이하고, 손실이 적으며, 잡음특성을 개선시키는 우수한 효과를 갖고 이동통신 단말기 등의 전력제어용 다단 구동증폭장치의 중간단으로 이용되는 선형 이득조정단 구조의 가변이득증폭기에 관한 것이다. 본 기술의 가변이득증포기는 궤환방식을 이용하므로써 잡음지수를 개선하고 이득을 높이며 소정 저항을 통하여 캐스코드 FET의 게이트에 이득조정전압을 인가하는 구조로 전압이 변화되더라도 이득조정특성은 선형으로 조정되게 한다.기존의 가변이득증폭기는 잡음지수를 악화시키고 이득을 떨어뜨리며, 발생된 잡음지수에 의해 전력 증폭도를 저감시킬 뿐만 아니라, 구동증폭장치 등에서 입력신호를 증폭시키고자 할 때 오히려 감쇄시켜 잡음지수보다 낮은 출력이득이 발생하고 단말기에 제공되는 건전지(battery)의 전력소모가 빨라지는 문제점이 있다. 그러나 본 기술의 가변이득증폭기는 2개의 전계효과트랜지스터를 캐스코드(cascode)로 연결하고 윗단 전계효과트랜지스터의 게이트에 적절한 크기의 저항을 통하여 조정전압을 인가해줘 매우 넓은 선형적인 이득변화범위가 나타나는 특성과 함께 적은양의 소자(lumped device)만으로도 제작이 쉽고, 적은 손실과 잡음특성을 개선할 수 있다. 본 기술의 선형 이득조정단 구조를 갖는 가변이득증폭기는, 각각 전계효과트랜지스터인 제 1 및 제 2 트랜지스터이고, 2단 구조의 제 1 및 제 2 전계효과트랜지스터(FET31 및 FET32)에 나누어 걸리는 바이어스 전압(Vdd)는 드레인에 걸리며, 제 1 전계효과트랜지스터에 인가되는 이득조정전압(Vcntl)이 0V에서 증가할수록, 제 2 전계효과트랜지스터의 드레인-소오스간 전압(Vds)이 증가되어, 제 1 전계효과트랜지스터의 드레인-소스간 전압은 감소한다. 이로인해 제 1 전계효과트랜지스터의 게이트-소오스간 전압(Vgs)은 증가되는 특징이 있다.