일반기술

순간 정전을 대비한 리셋 회로

본 기술은 통신시스템 중 Z80 중앙처리장치(CPU)를 내재한 PCM 단국장치(P-32T) 등의 리셋 회로를 사용하는 경우, 순간 정전으로 시스템이 종료될 때 Vc 신호의 상승 천이 시점을 도출하여 리셋 펄스 신호를 발생시킴으로서 순간 정전을 대비한 리셋 회로이다. 본 기술의 리셋 회로의 정전 검출 필터링 수단은 외부에서 인가된 전원(Vcc)으로 동작이 이루어지다가 순간 정전으로 인한 종료 시 콘덴서 전압 신호(Vc)의 상층 천이 시점을 검출하여 출력하고, 리셋 펄스 발생 수단은 정전 검출 필터링 수단의 출력을 수신하여 Vc의 상승 천이 시점에서 시스템의 리셋을 수행하도록 하기 위해서 리셋 신호를 로우(0)로 유지해야하는 최소시간(Trs)보다 큰 폭의 펄스를 외부로 출력한다.기존의 Z80 중앙처리장치의 리셋 회로는 콘덴서의 완전방전상태에서 Vc가 에 도달하는 소요 시간(Tc)이 Trs 이상이 되도록 콘덴서 C의 용량을 설계하였다. 그러나, 이러한 기존의 리셋 회로는 순간 정전 기간(T)이 정전시 V가 최소 전압치에 도달하는 소요 시간(Tv)보다 크고 Trs+Td(콘덴서가 완전 충전 상태에서 방전되는 경우 Vc가 VILmax에 도달하는데 소요되는 시간)보다 작은 경우, 즉 Tv＜T＜Trs+Td인 경우에 유효한 리셋 신호의 발생이 불가능하였다. 여기서 VILmax는 Ts+Td에서의 전압이고, Ts는 정전이 시작되는 기준 시점이다. 그러나, 본 기술은 순간적인 정전으로 시스템이 종료되는 경우 Vc 신호의 상승 천이 시점을 검출하여 리셋 펄스 신호를 발생시킴으로서 유효한 리셋 신호가 생성되지 않아서 발생되는 Z80 중앙처리장치를 내재한 각종 통신 시스템 등이 다운되는 문제점을 해결하였다., 즉, T가 Tv보다 큰 경우에 유효한 리셋 신호를 발생시키는 리셋 회로를 개발하여, 순간적인 정전이 일어나는 경우에도 각종 통신 시스템의 신뢰성을 확보할 수 있게 되었다.