일반기술

실리콘 팁형 전계방출소자 제조 방법

본 기술의 실리콘 팁형의 전계방출소자 제조 방법은 다이아몬드상 카본막이 코팅된 실리콘 팁의 음극과 게이트의 위치를 쉽게 정렬시킬 수 있는 전계방출소자 제조 방법이다. 우선, 팁을 형성할 부위의 반도체 기판 상에 마스크 패턴을 형성하여 노출된 반도체 기판을 등방성으로 부분식각하고 마스크 패턴 하부에 아래로 깎인 반도체 팁을 형성한다. 반도체 팁의 탑 부위를 날카롭게 하기 위해서 노출된 반도체 기판을 산화시켜 제1산화막을 형성하고, 게이트가 형성될 부위의 제1산화막 상부와 마스크 패턴의 상부에서 아래로 깎인 부위를 기준으로 분리 형성되는 게이트 절연막을 형성한다. 그리고 게이트 절연막 상에 게이트 금속막과 희생막을 차례로 형성하고, 제1산화막을 부분 식각하며, 레이저 애블레이션 방법으로 희생막 상부와 반도체 팁 부위에서 서로 분리되는 다이아몬드상 카본막을 형성한다. 마지막으로 희생막 상의 다이아몬드상 카본막과 희생막을 동시에 제거한다.반도체에 강한 전기장이 걸리면 전자가 전위 장벽을 뚫고 진공으로 방출되는 현상을 전계방출이라 한다. 기존의 전계방출소자로 서 이용된 소자들 중, 몰리브데늄 소자는 재질이 금속이지만 균일한 각 격자의 팁을 구성하는 것은 물론 공정에 어려움이 많았고, 실리콘 소자는 초미세 집적 공정을 응용할 수는 있으나, 실리콘 자체의 열전도가 나쁘고 재질이 약하여 수명이 짧았다. 또한, 실리콘을 섬세한 팁 모양의 음극으로 형성하기 위해서는 고도의 기술이 필요하며 게이트 금속막과 음극과의 미세한 위치 정렬을 위한 패터닝이 어려웠다. 그러나, 본 기술은 기존의 방식과는 달리 열전도가 향상되고 수명이 연장되며, 다이아몬드상 카본막 자체로서도 전계 방출이 일어난다. 따라서, 본 발명은 전계방출소자의 실리콘 팁에 다이아몬드상 카본을 화학기상증착법(CVD)으로 형성하지 않고 레이저 애블레이션 방법으로 형성하여 게이트 금속막과 실리콘 팁간의 미세한 위치 정렬 등 패터닝 공정을 단순화하였다. 또한, 옆면이 파인 절연막(SiO2)을 새도우 마스크로 이용하여 레이저 애블레이션으로 다이아몬드상 카본막을 형성하므로 음극 팁과 게이트 금속막이 전기적으로 분리되어서 소자가 전기적 아크(arc) 때문에 파괴되는 경우가 줄어들고, 다이아몬드상 카본은 자체 저항이 실리콘보다 크므로 전계방출 전류가 불안정할 때 전류 x저항에 의한 전계방출 전압 조절로 안정하게 피이드백할 수 있다.

기술정보

기술분류
전기·전자 > 반도체 공정 (B63)
보유기관
(주)케이티
기술유형
일반기술
등록일
2006-03-06
데이터 갱신일
정보 없음

상세설명

정보 없음

관련 특허

등록된 관련 특허가 없습니다.