일반기술

정확도 보상기를 이용한 이산 코사인 변환 방법 및 그 장치

본 기술은 정확도 보상기를 사용하여 이산 코사인 변환(DCT) 및 역 이산 코사인 변환(IDCT) 장치의 내부 연산 비트폭을 줄임으로서 고정길이 연산의 제약을 벗어나 복잡한 하드웨어를 좀 더 단순화하고, 처리속도를 향상시키는 이산 코사인 변환 방법 및 그 장치이다. 본 기술의 이산 코사인 변환 장치는 제1 DCT/ IDCT 유니트, 전치 유니트, 제2 DCT/ IDCT 유니트 및 보상기로 이뤄진다. 또한, 보상기의 보상 및 기준 비트수 계산부는 제1 DCT/IDCT 유니트와 전치 유니트 사이에 위치하여 보상 비트수 및 기준 비트수를 계산하고, 재배열부는 전치 유니트와 제2 DCT/ IDCT 유니트 사이에 위치하여 정확도 보상 비트열을 재배열한다. 본 기술의 정확도 보상기를 사용한 2-D DCT 장치는 기존의 구조와 달리 1-D DCT 장치의 내부 연산비트폭을 줄이고 1-D DCT 결과를 반올림하는 기능을 없앴다.MPEG, JPEG과 같은 영상 압축 부호와 방식에서 2차원 이산 코사인 변환기는 ITU-T H.261의 정확도 표준을 만족해야 한다. 2-D DCT는 고정 길이 연산으로 정확도를 만족하는 곱셈기와 누산기를 구현하기 위해서는 연산 비트폭을 충분히 유지하여야 하므로 하드웨어의 복잡도를 줄이고 처리속도를 높이는데 어려움이 있다. 일반적으로 2-D DCT의 하드웨어 복잡도에 영향을 받는 1-D DCT 회로는 곱셈-누산과 같은 산술연산이 많으므로, 하드웨어를 단순화하고 속도를 높이려면 곱셈-누산기의 연산 비트폭을 줄이는 것이 중요하지만 ITU-T H.261의 정확도 표준을 만족시키는 문제 때문에 연산 비트폭의 축소에 한계가 있다. 그러나, 본 기술은 하드웨어의 복잡도를 줄이고 처리속도를 향상시키기 위해서 정확도 보상기를 이용하여 1-D DCT의 내부 연산 비트폭을 줄였다. 따라서, 본 기술의 정확도 보상 기법을 이용하면 내부 연산 비트폭을 대폭 축소할 수 있고, 표준 셀 라이브러리를 이용하면서도 고속 동작이 가능한 장치를 구성할 수 있다. 또한 기존의 2-D DCT 구조로는 처리속도나 하드웨어 복잡도 문제로 응용 분야에 적용하는 것이 어려웠으나, 정확도 보상 기법을 적용하면 연산 비트 폭이 축소되고 새로운 구조의 개발이 이뤄지지 않더라도 고속으로 동작하는 장치의 구성이 가능하다. 또한, 광대역 단말, 고선명 TV, 디지털 TV 등의 디지털 신호처리를 기본으로 하는 모든 응용 분야의 장치 중 DCT 및 IDCT를 필요로 하는 시스템에서 응용가능하다.