일반기술

MPEG-2 영상압축장치용 헤더정보 가변장 부호화 장치

본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하며, 영상압축장치에 사용되는 헤더정보 가변장 부호화(VLC) 장치와 관련된 기술이다. 본 장치의 메모리는 시스템 제어부의 제어정보를 입력받아 저장하고, 헤더제어부는 헤더정보 가변장 부호화장치의 내부모듈로 제어신호를 출력하며, 메모리버퍼레지스터는 메모리에서 읽은 값을 저장한다. 메모리 주소 레지스터는 헤더제어부의 출력 값인 메모리의 주소를 저장하고, 호스트레지스터는 메모리에서 읽은 값 중 호스트 데이터만을 저장하며, 사용자데이터 개수 레지스터는 메모리에서 읽은 값 중 사용자데이터의 개수를 저장한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI구현을 위한 하드웨어 구조를 제시할 수 있다. 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, MPEG-2 표준에 의한 영상 부호화기 가운데 헤더 정보의 부호화를 수행하는 데 요구되는 구조 및 알고리즘을 제시한다. 본 기술의 헤더정보 부호화기는 12개의 상태를 갖는 상태 머신으로 작동하며, 각 상태에서 MPEG-2문법에 맞는 제어신호를 출력한다. 또한, 본 장치의 구조는 MPEG-2 방식에 따른 영상부호화장치의 전용 ASIC에 채용될 수 있는 구조로, 칩의 크기가 줄어드는 것은 물론 경제적이고 고속의 동작이 가능하여 HDTV 등에 활용될 수 있다.