일반기술

MPEG-2 영상압축을 위한 가변장 부호화 장치의 제어장치

본 기술은 영상 신호를 압축하는 여러 가지 알고리즘 가운데 MPEG-2의 표준을 준수하는 영상압축장치용 가변장 부호화(VLC) 장치의 제어장치와 관련된 기술이다. 본 기술의 제어장치를 구성하는 제1 레지스터파일은 시스템 제어부의 제어신호를 래치하여 저장하고, 제2 레지스터파일은 시스템 제어부의 제어신호 및 기타정보 부호화부, 움직임벡터 부호화부, DCT계수 부호화의 출력정보에서 부호화에 필요한 제어신호를 계산하여 저장한다. 제어부는 제1 및 제2 레지스터 파일의 제어정보를 이용하여 기타정보 부호화부, 움직임벡터 부호화부, DCT계수 부호화부로 부호화 제어신호를 출력한다.반도체 기술의 발달로 신호처리용 핵심 장치들이 기존의 대형 시스템이나 보드 수준에서 단일 ASIC칩으로 구현됨에 따라 고속 대용량의 하드웨어를 고집적 반도체(VLSI)로 구현되도록 설계하는 것이 요구되어 진다. 본 기술의 가변장 부호화장치의 구조는 이처럼 고속의 처리에 적합하도록 설계되어진 특수한 구조로 고속 영상 부호화기에도 활용될 수 있다. 따라서, 디지탈 TV, 고선명 텔레비젼(HDTV) 등에 응용될 수 있으며, 칩면적을 줄이고 고속동작이 가능한 가변장 부호화장치의 VLSI를 구현하는 구조로서 9개의 상태를 가지는 하드웨어 제어장치를 제시한다 이와 같이, 본 기술은 MPEG표준을 이용하는 응용분야에서 효과적으로 이용될 수 있으며, 본 장치의 구조는 하드웨어 변경이나 비트열 문법을 변경하더라도 용이하게 변경하여 적용할 수 있다. 따라서 본 구조는 FPGA나 ASIC로의 구현이 적합하므로 MPEG-2 비디오 부호화기의 제어장치로 활용할 수 있다.