일반기술

전압조정발진기 및 그 설계 방법

본 기술은 미래 공중용 육상이동통신 시스템(FPLMTS)용 및 휴대전화용 단말기에 사용하기 위해 전압조정발진기를 가변주파수대에서 발진출력이 일정하도록 능동소자인 전계효과 트랜지스터(FET)의 게이트에 바렉터 다이오드를 연결하고 바렉터 다이오드의 캐패시턴스를 변화시켜 발진주파수를 가변시키는 전압조정발진기(VCO) 및 그 설계 방법에 관한 것이다. 본 기술은 가변주파수대에서 발진출력이 일정하도록 바렉터 다이어드 대신에 능동소자인 FET의 게이트를 가변 캐패시턴스용으로 사용하고 캐패시턴스를 변화시켜 발진주파수를 변화시키게 한다.기존의 바렉터 다이오드를 이용한 VCO를 MMIC화 하려면 디프-도핑(Deep Doping)을 하기 위해 반도체 마스크가 더 필요하게되고 이에 따라 제조공정이 복잡해지며 바렉터 다이오드를 제외한 부분은 MMIC화 하고 MMIC 칩 외부에 바렉터 다이오드를 연결하여 VCO를 구현하면 회로의 전체 면적이 커지게 된다. 그러나 본 기술은 가변 캐패시터용으로 바렉터 대신 전계효과 트랜지스터(FET)를 사용하여 VCO 회로를 MMIC화 하게 하여 게이트에 인가되는 (-)전압을 변화시키면 Cgs, Cgd의 값이 변하게 되고, VCO의 발진주파수를 변하게 한다. 본 기술은 양 극성 방식으로 연결된 제1, 제2FET와 제2FET의 드레인단에 연결되어 직류 차단 및 임피던스 정합을 담당하는 정합부와 제2FET에 공진을 시키기 위해 평행하게 연결되며 가변 리액턴스로 사용되는 제3인덕터와 제2FET의 드레인 측에 접속되어 직류 차단 역할을 하는 큰 용량의 제4캐패시터와 제1FET의 소스단에 연결되며 직류에서는 단락이 되어 바이어스 회로가 되고 고주파에서는 개방이 되어 RF 신호에 영향을 주지 않도록 하는 제1인덕터와 제1FET에 접속된 RF 출력 포트와 제1FET와 RF 출력 포트 사이에 접속되어 양간의 정합을 담당하며 직류를 차단하는 제5캐패시터와 제5캐패시터와 ‘L’형으로 접속되며 제3저항과 더불어 출력 임피던스를 정합시키는 제2인덕터, 제3저항에 접속되어 직류를 차단하는 제7캐패시터를 갖추는 특징이 있다.