일반기술

단일집적 모드 및 그 제조방법

본 발명에 따른 단일집적 E/D 모드 HEMT는 반도체 기판 상에 순차적으로 형성되는 버퍼층, 채널층, 스페이서층, 제1 장벽층, 제2 장벽층, 제3 장벽층 및 상기 제3 장벽층과 오믹접촉하는 오믹층과, 상기 제3 장벽층이 노출되도록 상기 오믹층이 식각되어 형성되는 제1 노출영역과, 제2 장벽층이 노출되도록 상기 오믹층 및 상기 제3 장벽층이 식각되어 형성되는 제2 노출영역 및 상기 제1 노출영역 및 제2 노출영역에 각각 형성되는 상에 형성된 게이트 전극을 구비하는 것을 특징으로 한다. \n본 발명에 의하면, 균일한 문턱 전압을 갖는 단일 집적 E/D 모드 HEMT 소자의 제조가 가능하며, 인핸스먼트 HEMT 제작에 사용되는 제2 장벽층은 게이트 금속과의 전위장벽값을 증가시켜서 요구되는 인핸스먼트 HEMT 소자의 문턱 전압을 얻기 위한 전체 장벽층 두께를 증가시켜, 인핸스먼트 HEMT의 게이트 정전 용량의 감소를 통해 트랜지스터의 속도 특성을 향상시킨다.상기 기술적 과제를 달성하기 위한 본 발명에 따른 단일집적 E/D 모드 HEMT는 반도체 기판 상에 순차적으로 형성되는 버퍼층, 채널층, 스페이서층, 제1 장벽층, 제2 장벽층, 제3 장벽층 및 상기 제3 장벽층과 오믹접촉하는 오믹층과, 상기 제3 장벽층이 노출되도록 상기 오믹층이 식각되어 형성되는 제1 노출영역과, 제2 장벽층이 노출되도록 상기 오믹층 및 상기 제3 장벽층이 식각되어 형성되는 제2 노출영역 및 상기 제1 노출영역 및 제2 노출영역에 각각 형성되는 상에 형성된 게이트 전극을 구비하는 것을 특징으로 한다.