일반기술
부쓰 알고리즘을 이용한 스칼라 곱셈기
* 원리 와 구성 k는 GF(2m) 상의 임의의 정수이고, P는 GF(2m) 상에서 정의된 타원 곡선 위의 임의의 점이라고 정의할 때 m비트로 구성된 정수(k)와 점(P)들을 곱셈하는 스칼라 곱셈기에 있어서, 제로(0)와 m비트의 정수(k)를 저장하며, 클럭 신호에 동기되어 제로(0)와 m비트의 정수(k)를 병렬로 출력하며, 이 때 제로(0)를 최상위 자리에 위치시키고 다음에 m비트들 중 최상위 비트들부터 순서대로 정렬하여 출력하는 레지스터, 레지스터에서 출력되는 비트들 중에서 최상위 3비트들을 입력하고 이들에 대해 부쓰 알고리즘을 수행하여 출력하는 부쓰 연산부 및 레지스터에 연결되며, 병렬로 출력되는 제로(0)와 m비트의 정수(k)를 입력하고, m비트들의 최하위 비트에서 제로(0) 방향으로 2단계 쉬프트시킨 다음 레지스터로 전달하는 쉬프터를 구비하는 것을 특징으로 한다.* 개발배경kP를 계산함에 있어 k의 이진 표현에 대한 리던던시(redundancy)를 사용한다. 하지만 k를 NAF 형태로미리 바꾸어야 한다는 단점* 중요성및 독창성곱셈 속도가 빨라진 부쓰 알고리즘을 이용한 스칼라 곱셈기를 제공하는 것* 적용제품 및 관련시장부쓰 알고리즘을 이용한 스칼라 곱셈기* 주요적용제품부쓰 알고리즘을 이용한 스칼라 곱셈기* 특징및 장점부쓰 알고리즘을 이용한 스칼라 곱셈기에 관한 것으로서, k는 GF(2m) 상의 임의의 정수이고, P는 GF(2m) 상에서 정의된 타원 곡선 위의 임의의 점이라고 정의할 때 m비트로 구성된 정수(k)와 점(P)들을 곱셈하는 스칼라 곱셈기에 있어서, 제로(0)와 m비트의 정수(k)를 저장하며, 클럭 신호에 동기되어 제로(0)와 m비트의 정수(k)를 병렬로 출력하며, 이 때 제로(0)를 최상위 자리에 위치시키고 다음에 m비트들 중 최상위 비트들부터 순서대로 정렬하여 출력하는 레지스터, 레지스터에서 출력되는 비트들 중에서 최상위 3비트들을 입력하고 이들에 대해 부쓰 알고리즘을 수행하여 출력하는 부쓰 연산부 및 레지스터에 연결되며, 병렬로 출력되는 제로(0)와 m비트의 정수(k)를 입력하고, m비트들의 최하위 비트에서 제로(0) 방향으로 2단계 쉬프트시킨 다음 레지스터로 전달하는 쉬프터를 구비함으로써 곱셈 속도가 빨라진다.
기술정보
- 기술분류
- 전기·전자 > 기타 전기/전자
- 보유기관
- 연세대학교
- 기술유형
- 일반기술
- 등록일
- 2006-05-24
- 데이터 갱신일
- 정보 없음
상세설명
정보 없음
관련 특허
등록된 관련 특허가 없습니다.